2019年我在电源网的报告主题是《物联网&智能设备：emi的分析与设计技巧》iec国际标准在对产品及设备进行传导和发射的测量，并对产品产生传导与辐射的值进行限制的目的是满足无线电通信要求；不能对无线电通信产生干扰。对于物联产品&设备系统本身就存在无线电通讯（wifi & ble）发射功率，接收灵敏度（ems）问题；因此产品在向智能化、集成化、多功能化方向发展，在电磁兼容性能上也要有很高的要求（ems和emi测试均有相关要求）。
我们在如何选择适当的emc设计方案，对产品设计的成败起到决定性作用。我对通用的工业及消费类产品的emc思路提供参考。
1.相关的标准及判定标准
需要满足的ems、emi项目及评判等级可参考图１.
2.实验测试分析
干扰通常分为持续干扰和瞬态干扰两类。如广播电台、手机信号、基站等属于持续干扰。由于开关切换，电机制动等造成电网的波动，此类干扰我们称为瞬态干扰。图１中瞬态干扰包含：浪涌surge，静电esd，电快速脉冲群eft/b，电压暂降、短时中断和电压变化dips；持续干扰包含：传导敏感度cs，辐射敏感度rs。评判等级ａ所述的“性能不降低”，即干扰施加后，硬件无损害，干扰施加过程中无死机、复位、数据掉帧或误码率较高等问题，好像无干扰施加到产品一样。通常持续性的干扰的评判等级均采用此评判等级。瞬态干扰为偶然性发生，且引起的电网干扰时间不长，故暂时性能降低，也就是评判等级b.
a.ems试验项目及干扰实质分析
浪涌surge：波形1.2/50us;8/20us，是一种脉冲宽度为几十个μｓ的脉冲，是一种传导性干扰，因其脉冲携带较强能量，故需要对所有功能端口做相应程度的防护，否则会引起内部电路元件的永久性硬损伤。
静电esd：波形上升沿为0.7-1ns，是一种脉冲宽度为几十个ｎｓ的脉冲，因其峰值电压范围在数千至上万伏，故脉冲也具有一定的能量，须在端口做防护。由于其上升沿很陡，故其携带的高频谐波很丰富，可到几百mhz，所以静电在仪表所有裸露的金属部件（包含端子，螺钉等）进行接触放电或孔缝（包含led指示灯的开孔，各种散热和观察孔）时，或分别对水平耦合板和垂直耦合板间接放电时，均会在放电点瞬时形成一个高频电场，通过空间对电路进行干扰，这种干扰是共模干扰。因此，静电设计时应注意端口保护和空间高频辐射场两方面内容。
电快速脉冲群eft/b：波形上升沿为5ns，波形为数个周期脉冲串的组合，能量很低。干扰的性质和静电一样是共模，干扰路径既包括传导也包含辐射。
传导敏感度cs：共模干扰，干扰频段从150khz到80mhz。在进行项目试验时，其干扰信号源至产品的线缆长度与干扰频段（30mhz）对应的波长λ的1/4比拟，故在施加干扰电压的调制频率超过30mhz时，因趋肤效应，干扰信号主要以空间辐射方式出现（低于30mhz时，主要还是以传导方式干扰）。
辐射敏感度rs：共模干扰，干扰频段从80mhz到1ghz。需注意：连接的线缆充当接收天线，干扰为电磁场的远场。
emi试验项目及干扰实质分析:试验包含传导发射ce和辐射发射re。
ce的频段为150khz-30mhz
re的频段为30mhz-1ghz
对于通用的物联及智能产品，主要考察其内部电源（通常为开关电源）、晶振（包括有源晶振和无源晶振）等主要骚扰源通过天线（连接线及走线）形成的传导和辐射，在设计时应注意对上述骚扰源的处理（在课题中我有分析）。
3.电磁兼容设计方法
a.电磁兼容设计的基本思路
出现emc问题，必须有干扰源，耦合路径及敏感设备三要素，缺少任何一个环节，均不能构成ｅｍｃ问题。因此，针对emc问题，其设计就是针对三要素中的一个或几个采取技术措施，限制或消除其影响，基本思路可分为“堵”和“疏”两类。
“堵”通过增加共模滤波器，采用光耦等隔离或线缆套磁环等方式增加共模阻抗；
“疏”就是通过电容形成高频通路，将共模干扰引入阻抗更低的地（pe）或金属壳体等等。好的emc设计往往可以通过既“堵”又“疏”的方式，在成本增加不大的情况下，可获得较好的emc性能。
b.emc解决手段
屏蔽&接地和滤波是emc解决的三种方法。
4.原理图方面设计
在确定产品&设备需要满足的电磁兼容项目及试验等级后，在原理图设计时就有必要对相关试验项目进行设计，最大程度降低电磁兼容风险和节省项目开发时间。
a.端口设计
产品&设备的端口包括电源端口及信号端口，在emc测试项目中针对端口的试验包括浪涌surge，静电esd，电快速脉冲群eft/b，传导敏感度cs，传导发射ce，电压暂降、短时中断和电压变化。
因此在设计中应遵循先进行浪涌防护后进行隔离/共模滤波的顺序进行。
b.浪涌防护设计
浪涌分为差模浪涌和共模浪涌两种。如信号端口（也包含工作电源端口）的进线和回线间为差模浪涌，电路的进线和回线分别对地（接地端子）为共模浪涌。
抑制浪涌最常用的器件就是浪涌抑制器件，如气体防电管、压敏电阻、tvs等等。不同的端口根据其功能，选用不同的组合方案进行浪涌的防护。
c.共模滤波器的设计
通过在端口附近设计共模滤波器，对共模干扰进行旁路。
滤除共模干扰也可采取设计隔离元件等增大共模阻抗的方式或通过电容接地（如果端口设计有接地端子，应满足相应安全要求）的方式来实现。
设计共模滤波器，首先要注意系统经常出现的共模干扰的频段，以便选择合适的电感、电容参数。若需要同时抑制低、中、高频的共模干扰，有时可采用低频和高频共模滤波器串联的方式来解决。
目前的物联网及智能设备产品往往都会采用开关电源，由于开关电源是一个重要的对外干扰源，需要在端口设计emi滤波器。
另外，从ems角度考虑，由于隔离变压器的输入输出间存在较大的分布电容，高频共模干扰可以毫无衰减地从输入耦合至输出，因此也需要在开关电源前设计滤波器。
我通过我的培训课程有推荐标准的输入滤波器的电路结构及参数可供参考。
标准电路的结构如下；图2
当无pe时，输入emi滤波器就没有y电容的设计。共模扼流圈在绕制中会产生1%左右的漏感，可直接利用来进行差模滤波，若要加强差模滤波，则需要增加差模电感设计。需要强调的是，上面图2所示滤波器在进行pcb布板时，应尽量摆放在靠近于端口的位置，且印制线走线应注意控制环路面积，让滤波器获得最大的插入损耗。
d.敏感电路及器件设计
在设计中需要注意对易接收电磁干扰的电磁敏感电路和器件的设计。
尽量采用抗扰度高的器件，在功能满足的情况下，尽量降低晶振的频率，尽量选择上升沿较缓的器件。
电容、电感非理想器件的寄生参数，在高频时将会大大影响其滤波效果，所以对不同频段的干扰信号应选择不同的滤波参数。
以电容为例，其频率阻抗曲线见图３.这里需要强调的是，该类器件的引线过长时，其高频下寄生参数会降低自身的谐振频率，建议尽量采用贴片器件。
一个常用的做法是选择参数相差100倍的电容进行并联，以保证在其较宽的频段范围内始终保持电容特性。
• 自谐振之前主要是电容起作用 = 去耦效果较好
• 自谐振之后主要是电感起作用 = 去耦效果较差
数字芯片均应做去耦设计，特别是携带丰富高次谐波的数字电源引脚，通常用0.1μｆ电容与1nf电容并联。
对于数字芯片中因结构、传输路径等客观因素影响的关键信号均应做去耦设计，去耦时应注意不要影响信号的正常传输。
对于特别敏感的电路单元，在成本允许和结构设计时应充分考虑，针对辐射试验项目屏蔽材料选择铝或铜等金属，设计时为保证足够的屏蔽效能应保证低接地阻抗。
5.结构级、pcb级设计
结构上需要考虑静电放电、射频电磁场辐射、辐射发射三项emc试验项目，下面主要以因结构限制，在pcb设计中常出现的一些问题进行分析。
常见问题一:
产品电路板自身结构紧凑，内部常由几块pcb构成，pcb之间通过插针、互联排线等连接，如何进行emc设计！
上面这些都是emc最为脆弱的环节，当连线长度与干扰频率的波长可比拟时，既容易接收到外界的干扰，也容易将内部干扰带出产品，引起emi超标。
设计时可从以下三方面着手解决：
a.连接插件及端子中传递的信号进行滤波；
b.尽量减少插针、互联排线的长度；
c.增加地针数目，最好采用“地-信号1-地-信号2-地-信号3-地”…等的定义方式，减少信号的回路面积，降低不同pcb之间的地阻抗！
常见问题二：
针对液晶显示屏，led指示灯，孔缝等如何进行静电esd的防护！
在设计中建议对液晶显示屏采取透明材料绝缘处理，或增大与内部电路的放电距离；采用隔离的方法不要将干扰引入主ic的内部电路。
pcb布线时应注意：
a.波器设计时要让输入输出分开，避免耦合；
b.对关键芯片的敏感信号去耦时，去耦电容应紧靠其管脚，以减小回路面积；
c.敏感信号不能从晶振底部穿越，也不能离靠近接口端子等等；长距离传输时，应注意采用包地方式；
d.尽量缩短关键信号的走线路径距离，采用伴地设计时，注意增加地过孔的数目；注意不要让敷地存在地割裂情况；保证地平面的完整性，关键信号能镜像回流！
e.通过增加距离来降低相信号通道间的空间耦合；通过正交来解决pcb顶层和底层信号的相互影响；
常见问题三：
如何“接地”！如何单点接地！对于接地点位置的选择十分重要，设计时应保证接地点位于干扰信号注入端口且具有低的接地阻抗，通过电容可对共模干扰信号能进行旁路。
当地不干净时，共模干扰信号可能会从地反窜流入信号造成地污染，所以结构设计和pcb设计时，常用做法输出端口与背板的接地连接，注意电路中初次级电路的设计，且留有一定的距离（要求安全考虑）。
6.提高物联产品&智能设备的emc性能
在带有处理器的物联产品&智能设备时，提高抗干扰能力和电磁兼容性很关键：以下的系统要特别注意抗电磁干扰：
(1)微控制器时钟频率特别高，总线周期特别快的系统。
(2)系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。
(3)含微弱模拟信号电路以及高精度a/d变换电路的系统。
a.为增加系统的抗电磁干扰能力采取如下措施：
(1)选用频率低的微控制器：
选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波，方波中的高频成分比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越容易发射出成为噪声源，微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。
(2)减小信号传输中的畸变
微控制器主要采用高速cmos技术制造。信号输入端静态输入电流在1ma左右，输入电容10pf左右，输入阻抗相当高，高速cmos电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端，反射问题就很严重，它会引起信号畸变，增加系统噪声。当tpd＞tr时，就成了一个传输线问题，必须考虑信号反射，阻抗匹配等问题。
信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为，信号在印制板引线的传输速度，约为光速的1/3到1/2之间。微控制器构成的系统中常用逻辑电话元件的tr（标准延迟时间）为3到18ns之间。
在印制线路板上，信号通过一个7w的电阻和一段25cm长的引线，线上延迟时间大致在4~20ns之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。而且过孔数目也应尽量少，最好不多于2个。
当信号的上升时间快于信号延迟时间，就要按照快电子学处理。此时要考虑传输线的阻抗匹配，对于一块印刷线路板上的集成块之间的信号传输，要避免出现td＞trd的情况，印刷线路板越大系统的速度就越不能太快!印刷线路板设计的一个规则：信号在印刷板上传输，其延迟时间不应大于所用器件的标称延迟时间。
(3)减小信号线间的交叉干扰：
(4)减小来自电源的噪声
电源在向系统提供能源的同时，也将其噪声加到所供电的电源上。电路中微控制器的复位线，中断线，以及其它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路，即使电池供电的系统，电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。
(5)注意印刷线板与元器件的高频特性
在高频情况下，印刷线路板上的引线，过孔，电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略，电感的分布电容不可忽略。电阻产生对高频信号的反射，引线的分布电容会起作用，当长度大于噪声频率相应波长的1/20时，就产生天线效应，噪声通过引线向外发射。
印刷线路板的过孔大约引起0.6pf的电容。
一个集成电路本身的封装材料引入2~6pf电容。
一个线路板上的接插件，有520nh的分布电感。一个双列直扦的24引脚集成电路扦座，引入4~18nh的分布电感。
这些小的分布参数对于这行较低频率下的微控制器系统中是可以忽略不计的；而对于高速系统必须予以特别注意。
b.元件布置要合理分区
元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分（如继电器，大电流开关等）这三部分合理地分开，使相互间的信号耦合为最小。
c.处理好接地线
印刷电路板上，电源线和地线最重要。克服电磁干扰，最主要的手段就是接地。对于双面板，地线布置特别讲究，通过采用单点接地法，电源和地是从电源的两端接到印刷线路板上来的，电源一个接点，地一个接点。印刷线路板上，要有多个返回地线，这些都会聚到回电源的那个接点上，就是所谓单点接地。所谓模拟地、数字地、大功率器件地开分，是指布线分开，而最后都汇集到这个接地点上来。与印刷线路板以外的信号相连时，通常采用屏蔽电缆。对于高频和数字信号，屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆，一端接地为好。
对噪声和干扰非常敏感的电路或高频噪声特别严重的电路可以使用金属罩屏蔽起来。
d.用对 去耦电容
好的高频去耦电容可以去除高到1ghz的高频成分。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时，每个集成电路的电源，地之间都要加一个去耦电容。去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uf的去耦电容有5nh分布电感，它的并行共振频率大约在7mhz左右，也就是说对于10mhz以下的噪声有较好的去耦作用，对40mhz以上的噪声几乎不起作用。1uf，10uf电容，并行共振频率在20mhz以上，去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的，即使是用电池供电的系统也需要这种电容。
每10片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选10uf。
去耦电容值的选取并不严格，可按经验方法c=1/f计算；即10mhz取0.1uf，对微控制器构成的系统，取0.1~0.01uf之间都可以。
7.参考推荐：行业内朋友们的降低噪声与电磁干扰的一些经验。
(1)能用低速芯片就不用高速的，高速芯片用在关键地方。
(2)可用串一个电阻的办法，降低控制电路上下沿跳变速率。
(3)尽量为继电器等提供某种形式的阻尼。
(4)使用满足系统要求的最低频率时钟。
(5)时钟产生器尽量靠近到用该时钟的器件。石英晶体振荡器外壳要接地。
(6)用地线将时钟区圈起来，时钟线尽量短。
(7)i/o驱动电路尽量靠近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。
(8)mcu无用引脚要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。
(9)闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。
(10)印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。
(11)印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。
(12)单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，成本能承受的话用多层板以减小电源，地的容生电感。
(13)时钟、总线、片选信号要远离i/o线和接插件。
(14)模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。
(15)对a/d类器件，数字部分与模拟部分宁可统一下也不要交叉。
(16)时钟线垂直于i/o线比平行i/o线干扰小，时钟元件引脚远离i/o电缆。
(17)元件引脚尽量短，去耦电容引脚尽量短。
(18)关键的线要尽量粗，并在两边加上保护地。高速线要短要直。
(19)对噪声敏感的线不要与大电流，高速开关线平行。
(20)石英晶体下面以及对噪声敏感的器件下面不要走线。
(21)弱信号电路，低频电路周围不要形成电流环路。
(22)任何信号都不要形成环路，如不可避免，让环路区尽量小。
(23)每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。
参考的元件布局基本规则
1.按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路分开；
2.定位孔、标准孔等非安装孔周围1.27mm内不得贴装元、器件，螺钉等安装孔周围；3.5mm（对于m2.5）、4mm（对于m3）内不得贴装元器件；
3.卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路；
4.元器件的外侧距板边的距离为5mm；
5.贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm；
6.金属壳体元器件和金属件（屏蔽盒等）不能与其它元器件相碰，不能紧贴印制线、焊盘，其间距应大于2mm。定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm；
7.发热元件不能紧邻导线和热敏元件；高热器件要均衡分布；
8.电源插座要尽量布置在印制板的四周，电源插座与其相连的汇流条接线端应布置在同侧。特别应注意不要把电源插座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎线。电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔；
9.其它元器件的布置：
所有ic元件单边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向，出现两个方向时，两个方向互相垂直；
10、板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充，网格大于8mil(或0.2mm)；
11、贴片焊盘上不能有通孔，以免焊膏流失造成元件虚焊。重要信号线不准从插座脚间穿过；
12、贴片单边对齐，字符方向一致，封装方向一致；
13、有极性的器件在以同一板上的极性标示方向尽量保持一致。
参考的元件布线规则
1、画定布线区域距pcb板边≤1mm的区域内，以及安装孔周围1mm内，禁止布线；
2、电源线尽可能的宽，不应低于18mil；信号线宽不应低于12mil；cpu入出线不应低于10mil（或8mil）；线间距不低于10mil；
3、正常过孔不低于30mil；
4、双列直插：焊盘60mil，孔径40mil；
1/4w电阻：51*55mil（0805表贴）；直插时焊盘62mil，孔径42mil；
无极性电容：51*55mil（0805表贴）；直插时焊盘50mil，孔径28mil；
5、注意电源线与地线应尽可能呈放射状，以及信号线不能出现回环走线。
。。。。。。
更多设计应用实践及技术交流；请关注阿杜老师！
杜佐兵
电磁兼容（emc）线上&线下高级讲师
杜佐兵老师在电子行业从业近20年，是国家电工委员会高级注册emc工程师，武汉大学光电工程学院、光电子半导体激光技术专家。目前专注于电子产品的电磁兼容设计、开关电源及led背光驱动设计。
2019年在电源网研讨会和大家一起进行交流！
即将举行的研讨会杭州，深圳……我的理论与实践分享等你们的到来；
与君探讨，我们不见不散！
如果对我以下的课程（课题）感兴趣，欢迎邀约和大家分享！
任何的emc及电子电路的可靠性设计疑难杂症；先分析再设计才是高性价比的设计！
实际应用中电子产品的emc涉及面比较广；我的系统理论及课程再对电子设计师遇到的实际问题 进行实战分析！先分析再设计；实现性价比最优化原则！
物联产品&电磁兼容EMC